• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990010248A1
    申请号:PCT/JP1990/000207
    申请日:1990-02-21
    公开日:1990-09-07
    发明作者:Naoki Nakagawa；Masahiro Hayama；Hirokazu Sakamoto
    申请人:Mitsubishi Denki Kabushiki Kaisha；
    IPC主号:H01L29-00
    专利说明:
    [0001] 明 細 書
    [0002] 薄膜 ト ラ ン ジ ス タ
    [0003] 技術分野
    [0004] こ の発明 は 、 例えば液晶平面デ ィ ス プ レ イ の ァ ク テ ィ ブマ ト リ ク ス駆動等に用 い ら れ る 薄膜 ト ラ ン ジ ス タ に 関 す る。
    [0005] 背 景技術
    [0006] 第 4 図及び第 5 図 は 、 例えば特開昭 6 0 - 1 8 9 9 7 0 号公 報に示 さ れた液晶デ ィ ス プ レ イ に用 い ら れ る 従来の薄膜 ト ラ ン ジ ス タ を示す も の であ り 、 図に お い て 、 （1) は ガ ラ ス か ら な る絶縁性基板 、 （2ιは こ の ガ ラ ス 基板上に 形成 さ れたゲ一 卜 電極で 、 共通ゲ — ト 引 出線 ( 第 6 図参照 ） に接続.さ れる。 （3) は こ のゲ ー ト電極を包 する様に形成 さ れた ゲ ー ト 铯緣膜 、 （4)は こ のゲー ト 絶縁膜上に上記ゲ ー ト 電極 と 対向配置 さ れた半導体層 、 （5> は こ の半導体層 上に形成 さ れた絶縁層で 、 上記ゲ ー ト 電極の側端縁よ り 内側の上方に形成 さ れた第 1 及び第 2 の開 口部 (6) (7)を有 する。 （8.) は こ の铯縁層上に形成 さ れた ド レ ィ ン電極で 、 一端が上記第 2 の開 口部（7)を介し て上記半導体層（4)に電 気的 に接続 さ れ る。 （9)は上記铯縁屬（5>上に形成 さ れた ソ ー ス電極で 、 一端が上記第 1 の開 口部（6)を介 して 上記半 導体層（4)に電気的に接続さ れる と と も に 、 他端が共通ソ — ス 引 出線 Yi ( 第 6 図参照 ） に接続 さ れる 。 （ は 上記铯 緣性基板（1)上に形成 さ れ 、 上記 ド レ ィ ン電極（8)の他端と 電気的に接続 さ れた 画素電極であ る。
    [0007] こ の様に構成 さ れた薄膜 ト ラ ン ジ ス タ を有した液晶デ イ ス プ レ イ の回路構成は 、 一般に第 6 図に示す様 に さ れ る もので あ り 、 1 つの画素部分、 つ ま り 3 原色で構成 さ れ る絵素 の う ちの一つ の色を示す画素部分は薄膜 ト ラ ン ジ ス タ か ら な る ス ィ ツ チ ン グ 卜 ラ ン ジ ス タ （12) と 色を表示 する ための液晶セ ル （13) と に よ り構成 さ れ、 ス ィ ッ チ ン グ ト ラ ン ジ ス タ 112) の ソ 一 ス電極が共通 ソ ー ス 引 出線 Y に接 続 さ れ、 ゲー ト 電極が共通ゲー ト 引 出線 X に接続 さ れる , そ して 、 こ の様に構成 さ れた液晶デ ィ ス プ レ イ の薄膜 ト ラ ン ジ ス タ の駆動 は線順次で行な われる。 すなわ ち 、 書 き込み時に は共通ゲ ー ト 引 出 し線 Xiに第 7 図（a)に示す 走査パ ル ス電圧が印加 さ れ、 共通ゲ— ト 引 出 し線 ¾で結 ばれた一連の薄膜 ト ラ ン ジ ス タ （1 が同時に導通伏態 と さ れ、 共通ソ ー ス 引 出線 Yiに第 7 図（b)に示す信号パ ル ス電
    [0008] H が印加 さ れる と 、 液晶セ ル (13)を構成する si素電極 αυ>に それぞれ対応した信号電荷が注入さ れる。 書き 込みが終 了する と 共通ゲー ト 引 出 し線 に印加 さ れる走査パ ル ス 電圧は低 レ ベ ル （ 接地電位 ） に さ れ 、 薄膜 ト ラ ン ジ ス タ α¾は非導通状態 と な り 、 画素電極 (10)を通して液晶セ ル (13) の蓄積容量 C L Cに蓄え ら れた電荷 は理想的に は次の走： g パ ル ス電圧が印加 さ れる ま で保持 さ れる。
    [0009] 上記のよ う な薄膜 ト ラ ン ジ ス タ で は ゲー ト 電極（2>に印 加 さ れる走査パ ル ス電圧が低 レ ベル に な り非導通伏態 と さ れた時に 、 液晶セ ル (13) の画素電極（10)を通 し て液晶セ ル (13) の蓄積容量 C L cに蓄え ら れた電荷が 、 液晶 セ ル にお け る蓄積容量 C L cと ゲ ー ト 電極（2し ド レ イ ン電極（81間の 寄生容量 C g dと の容量分割 に よ り 変化 し 、 ド レ イ ン電極 (8)及び画素電極（10)の電位が低下 して液晶セ ル （13)の表示性 能を損な う と い う 問題が あ る。
    [0010] つ ま り 、 第 7 図に示すよ う に 、 ゲ ー ト 電極（2)に 走查パ ル ス電圧 Vgが印加 さ れ る 間に ド レ イ ン電極（81及び画素電 極 (10)に加わ る電圧 Vc e 1 1 は ソ 一 ス電極（9)の信 号パ ル ス 電 圧 Vdに よ っ て充電 さ れ る。 し 力 るに 、 ゲ ー ト 電極（2)の走 査パ ル ス 電圧の立ち 下力 り 時に ゲー ト 電極（2)と ド レ イ ン 電極（8)間の寄生容量 C g dに よ り 、 ド レ イ ン電極（8)及び画 素電極（10)に加わ る電 £ Vc e l 1 は AVc e l 1だけ低下す る。 c e 1 1 は ゲー 卜電極（2)と ド レ ィ ン電極（10)間の寄生容量 C g d に比例増大 し 、 寄生容量 C g dは 、 ゲー 卜電極（2)と ド レ イ ン電極（8)と の重な り面積に比例 し： if 大する。
    [0011] そ の結果、 上記した従来の薄膜 ト ラ ン ジ ス タ で は ゲー ト 電極（2)の側端縁か ら離間 した 内部上方に ド レ ィ ン コ ン タ ク ト ホ ー ル（7)が形成 さ れて い る ため 、 点伏部で示すよ う な大 き な 重な り部分を有 して お り 、 寄生容量 C g dが大 き く 、 ド レ イ ン電極 ^及び画素電極（1 に保持 さ れ る電圧 V c e 1 1 が低下 し 、 液晶表示性能を損な っ て いた と い う 問 題があ っ た。
    [0012] 発明の開示 こ の発明 に係 る薄膜 卜 ラ ン ジス タ は 、 绝縁性基板上に ゲ ー ト 電極 、 ゲー ト ^縁膜、 半導体層 、 一対の電極用 の 第 1 及び第 2 の開 口部を有した ^縁層 が順次形成 さ れた も のにお いて 、 非導通伏態と さ れた時に蓄積 さ れた電荷 を保持する ト ラ ン ジ ス タ の第 2 電極のための铯縁層にお け る第 2 の開 口部を、 上記半導体層 にお け る チ ャ ネ ル飽 域の他側端側で 、 かつ 、 上記ゲ ー ト 電極の他側端縁上方 に位置 さ せた もので あ る。
    [0013] 上記のよ う に構成 さ れた薄嫫 ト ラ ン ジ ス タ にお-い ては 非導通状態 と さ れた時に蓄積 さ れた電荷を保持す る第 2 の電極が、 铯縁層の第 2 の開 口部を介 して半導体層にお け る チ ャ ネ ル領域の他側端側に電気的に接続 さ れ、 第 2 の開 口部が半導体層 にお け る チ ャ ネ ル 域の他側端側で かつ ゲー ト 電極の他側端縁上方に位置 し て い る ため 、 第 2 の電極 と ゲー ト 電極の重な り ^分が低減で き 、 蓄積 さ れた電荷に基づ く 、 第 2 の電極にお け る電位の低下を抑 制せ しめ る。
    [0014] 図面の崮単な説明
    [0015] 第 1 図 は こ の.発明の一実施例を示す平面図 、 第 2 図 は 第 1 図の Π - Π 線断面図 、 第 3 図 は こ の発明の他の実施 例を示す平面図 、 第 4 図 は従来の薄膜 ト ラ ン ジ ス タ を示 す平面図 、 第 5 図 は第 4 図の V - V 線新面図 、 第 6 図 は 薄膜 ト ラ ン ジ ス タ を用 いた液晶表示装置 の回路図 、 第 7 図 は液晶画素 に加わ る波形説明図で あ る 。 発明 を実施す る ため の最良の形態
    [0016] 以下に こ の発明の一実施例を第 1 図 次び第 2 図 に基づ いて説明する と 、 図 にお いて（1)は ガ ラ ス等の ^瘃性 S板、 は こ の绝縁性基板（1)上 に所定幅を有し膜厚約 2000 Aの ク ロ ム （ C r ) 等で形成 さ れ、 両側端縁がテ ー パ ー加工 さ れた ゲ 一 卜 電極で 、 共通ゲー ト 引 出線 Xi ( 第 6 図 参照 ） に接続 さ れて い る。 （3)は こ のゲ一 卜 電極 を膜摩約 300 0 A の窒化 シ リ コ ン （ S i 3 N4 ) 酸化 シ リ コ ン （ S i 02) 等の 色縁材で包囲 し たゲ ー ト 絶縁腠、 (4) i¾ こ のゲー ト 瘃膜 (3)上に膜厚約 1000Aの ァ モ ル フ ァ ス シ リ コ ン （ i -a— S i ) 等で形成 さ れた半導体層で 、 チ ャ ネ ル ^域 （4 a) が形成 さ れ る も ので あ る。 （5)は こ の半導体層（4)上に膜厚約 200 OA の窒化 シ リ コ ン （ S i 3 N4 )、 酸化 シ リ コ ン （ S i 02) 等 の绝縁材で形成 さ れた 色緣 * 、 （6)は 上記ゲ — ト 電 ^ (2)の 一側端縁か ら 離間 した 内部の上方に お け る上記 ^縁屬（5) に ド ラ イ ェ ツ チ ン グ等に よ り形成 さ れた第 1 の開口 部と な る ソ ー ス コ ン タ ク ト ホ ー ル 、 （7)は上記ゲー ト電極（2)の 他側端縁に 重な り 、 その上方にお け る上記铯緣層（51に ド ラ イ エ ッ チ ン グ等に よ り 形成 さ れた第 2 の開 口部 と な る ド レ イ ン コ ン タ ク 卜 ホ ー ノレで 、 上記 ソ ー ス コ ン タ ク ト ホ ー ル （6)と の間にお け る上記半導体層（4)に チ ヤ ネ ル ^域 （ 4a) が形成 さ れ る。 （14!は上記铯縁層（5>上に形成 さ れ る と • と も に上記第 2 の開 口部（7)を介して上記半導体層（4)にお け る チ ャ ネ ル領域 （ 4 a ) の他側端側に電気的に接続 さ れ る n +不純物が注入 さ れたァ モ ル フ ァ ス シ リ コ ン層 （ n + - a - S i )から な り 、 ド レ ィ ン 域形成用 の第 2 の n+半導体 層で 、 膜厚が約 5 0 0 A に形成 さ れてい る。 （15) は上記絶縁 層（5)上に形成 さ れる と と も に上記第 1 の開 口部（6)を介 し て上記半導体屬（4)にお け る チ ャ ネ ル額域 （ 4 a ) の一側端 側 に電気的に接続 さ れ る n+不純物が注入 さ れた ァ モ ル フ ァ ス シ リ コ ン層 （ S i )か ら な り 、 ソ ー ス 龃域形 成用 の第 1 の η+半導体層で 、 膜厚が約 5 0 0 Α に形成さ れ て い る。 （8】 は上記第 2 の η+半導体履 (14)上に電気的に接続 さ れて 、 膜厚約 7 0 0 0人のア ル ミ ニ ウ ム （Α ）にて形成 さ れた第 2 の電極 と な る ド レ イ ン電極で 、 導通伏態と さ れた時に蓄積 さ れた電荷が保持 さ れる。 （9) は上記第 1 の η +半導体層（15.)上に電気的に接続 さ れて 、 膜厚約 7 0 0 0 Α のア ル ミ ニ ウ ム （Α ） に て形成 さ れた第 1 の電極 と な る ソ ー ス電極で、 他端が共通 ソ ー ス 引 出線 ( 第 6 図 参照 ） に接続さ れ る。 （10)は上記絶縁性基板（； U上に形成 さ れ、 上 記 ド レ イ ン電極の他端 と 電気的 に接続 さ れた画素電極で あ る。
    [0017] こ の様に構成 さ れた薄膜 ト ラ ン ジ ス タ にお いて も 、 上 記従来例で示した もの と 同様 に 、 液晶デ ィ ス プ レ イ に用 い ら れた場合の回路構成は一般に第 6 図に示す様 に さ れ る ものであ り 、 その駆動 は線順次で行なわ れる。 つ ま り 、 書き 込み時に は'、 共通ゲ ー 卜 引 出 し線 Xiに第 7 図（a)に示 す走査パ ルス電圧が印加 さ れ、 共通ゲー ト 引 出 し線 Xiに 接続 さ れた薄膜 ト ラ ン ジ ス タ （12) のゲ ー ト 電極 121に高電位 が印加 さ れて薄膜 ト ラ ン ジ ス タ （12)は導通伏態 と な る。 一 方、 共通 ソ ー ス 引 出 し線 Yiに第 7 図（b)に示す信号パ ル ス 電圧が印加 さ れる と 、 導通伏態であ る薄膜 ト ラ ン ジ ス タ (12) の ド レ イ ン電極（8)に電流が流れ、 そ の結果、 ド レ イ ン 電極（8)及び こ の ド レ ィ ン電極（8)に接続 さ れた液晶セ ル（13) の蓄積容量 C L Cに電荷が蓄積 さ れる こ と に な る。 書き 込 みが終了する と 、 共通ゲー ト 引 出 し線 Xiに 印加 さ れる 走 査パ ル ス電圧は低電位 （ 接地電位 ） に さ れ る ため 、 薄腠 ト ラ ン ジ ス タ α は 導通伏態 と さ れ 、 画素電極 及び ド レ ィ ン電極（8)を通 して液晶 セ ル (13) の蓄積容量 C L cに蓄積 さ れた電荷は 、 次の走査パ ル ス電圧が高電位にな る ま で 保持 さ れ、 画素電極（10)及び ド レ イ ン電極（8)の電位は 、 蓄 積 さ れた電荷 に従 っ た電位と な る。
    [0018] 上記のよ う に構成 さ れた薄膜 卜 ラ ン ジ ス タ にお いて は ド レ イ ン コ ン タ ク ト ホ 一ノレ ）をゲー 卜 電極（2)の ド レ イ ン 電極 18)側の他側端縁上方に こ の他側端縁 と 重な る よ う に 形成 して い るため 、 第 1 図 中の点伏部で示す よ う に ゲ ー ト 電極（2)と ド レ イ ン電極（8)と の重な り 部分が非常に小さ く で き 、 ゲ ー ト電極（2) と ド レ イ ン電極（8) と の重な り 面積 に比例する寄生容量 C d gは大幅に減少 し 、 第 7 図（d)に示 すよ う に液晶画素 に加わ る電圧の低下 AVC e 1 1' を軽減で き 良好な液晶表示特性が得 ら れる。
    [0019] さ ら に 、 こ の実施例にお い ては 、 ゲー ト 電極（2>の ド レ ィ ン電極（8)と 重な る側端縁をテ ー パ ー 加工 し て 傾斜を も たせて い る ため 、 ゲ ー ト 電極（2)側端部の段差は緩和 さ れ る ので 、 電気的な 耐圧の低下は防がれる。
    [0020] な お上記実施例では 、 ド レ イ ン コ ン タ ク 卜 ホ一ル（7)を 铯縁屬（5)にて 囲 う よ う に形成 し て半導体層（4) と ド レ イ ン 電極（8)を接続 し て い る が、 第 3 図に示すよ う に 色縁層（5) のパ タ ー ン を ソ ー ス電極（9)側に短縮す る 、 つ ま り ド レ イ ン コ ン タ ク ト ホ ー ル （7)を铯縁層（5) に て囲 う のではな く 、 その端部に位置する もの と して 、 半導体層（4) と ド レ イ ン 電極（10)を直接接続する構成 と して も良い も のであ る。
    [0021] 薄膜 ト ラ ン ジ ス タ に お け る ド レ イ ン コ ン タ ク ト ホ ー ル (7)は 、 ゲ ー 卜 電極（2)の ド レ イ ン電極（8)側の他側端縁上方 にお け る铯緣層（5)に こ の他側端縁と 重な る よ う に形成 し てい るが、 具体的に は ゲー 卜電極（2)の他側端縁か ら離間 しな いで他側端縁の内側の上方に形成 し て も 良 い し 、 ま たは 、 ゲ ー ト 電極（2)の他側端縁を跨 ぐ部分の上方に形成 して も 良 い。 いずれの場合で も 、 ゲー 卜 電極（2>の他側端 縁か ら離間 した 内部の上方に形成 した従来の場合 （ 第 4 図 ） よ り 、 ゲー ト電極（2)と ド レ イ ン電極（8) と の重な り部 分が小さ く で き 、 寄生容量 C d gを減少 さ せ る こ と がで き
    [0022] O o
    [0023] 又、 薄膜 ト ラ ン ジ ス タ にお け る ソ ー ス コ ン タ ク 卜 ホ ー ル （6)は、 第 1 図ではゲー ト 電極（2)の ソ ー ス電極（9i側の一 側端縁か ら 離間 した 内部の上方にお け る铯縁層（5)に形成 し て い るカ 、 ゲ ー ト 電極（2)の一側端縁か ら 離間 し な い 内 側の上方に形成 し て も 良 い し 、 ま た は ゲ ー ト 電極（2)の一 側端縁を跨 ぐ部分の上方に形成 し て も 良い。 こ のよ う に ソ ー ス コ ン タ ク ト ホ ー ル（6)の形成位置 をず ら すこ と に よ り 、 ゲ 一 ト 電極（21と ソ ー ス電極（9) と の 重 な り 部分が変化 し 、 重な り 面積に基因す る ゲー ト 電極（2) と ソ ー ス電極（9) 間の寄生容量 C s gを変化 さ せ る こ と がで き る ので 、 電気 回路 設計上に適する形成位置を選定すれば良 い。
    [0024] 産業上の利用 可能性
    [0025] 本発明 は 、 例えば液晶平面デ ィ ス プ レ イ のア ク テ ィ ブ マ ト リ ク ス駆動等に用 い ら れ る薄膜 ト ラ ン ジ ス タ に用 い る こ と がで き る 。
    权利要求:
    Claims請 求 の 範 囲
    1. 铯縁性基板上に形成 さ れ 、 所定幅を有 し た ゲ ー ト 電 極 、 こ の ゲー ト 電極上に 、 ゲー ト ¾縁膜を介 し て形成 さ れ る と と も に 、 チ ャ ネ ル額域を有する半導体層 、 こ の半 導体層上 に形成 さ れ、 上記 チ ヤ ネ ル領域の一側端側に位 置する第 1 の開 口部 と 上記 チ ヤ ネ ル額域の他側端側で 、 かつ上記ゲ — ト 電極の他側端縁上方に こ の他側端縁と 重 な る よ う に位置する第 2 の開 口部と を有する铯縁層 、 こ の铯縁層上 に形成 さ れる と と も に上記第 1 の開 口部を介 して上記半導体層にお け る チ ャ ネ ル額域の一側端側 に電 気的に接続 さ れ る第 1 の電極 、 上記絶縁層上に形成 さ れ る と と も に上記第 2 の開 口部を介して上記半導体層にお け る チ ャ ネ ル餡域の他側端側 に電気的に接続 さ れ、 非導 通伏態と さ れた時に蓄積 さ れた電荷 を保持する第 2 の電 極を備えた薄膜 ト ラ ン ジ ス タ 。
    2. 絶縁性基板上に形成 さ れ、 所定幅を有したゲー ト 電 極 、 こ のゲー ト電極上に 、 ゲー ト 铯縁膜を介 して形成 さ れる と と も に 、 チ ャ ネ ル領域を有する半導体層 、 こ の半 導体層上に形成 さ れ、 上記チ ャ ネ ル領域の一側端側に位 置する第 1 の開 口部 と上記 チ ャ ネ ル領域の他側端側で 、 かつ上記ゲ ー ト電極の他側端縁を跨 ぐ部分の上方に位置 する第 2 の開 口部と を有する铯縁層 、 こ の絶縁層上に形 成 さ れる と と も に上記第 1 の開 口部を介 して上記半導体 層にお け る チ ャ ネ ル領域の一側端側に電気的に接続 され る第 1 の電極 、 上記绝縁層上に形成 さ れる と と も に上記 第 2 の開 口部を介 し て上記半導体層 にお け る チ ャ ネ ル龃 域の他側端側に電気的 に接続 さ れ、 非導通伏態 と さ れた 時に蓄積 さ れた電荷 を保持す る第 2 の電極を備えた請求 の範囲第 1 項記載の薄膜 卜 ラ ン ジ ス タ 。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9726952B2|2017-08-08|Liquid crystal display having wide viewing angle
    JP4392737B2|2010-01-06|液晶表示装置用アレー基板、及びその製造方法
    KR101623160B1|2016-05-23|액정 표시 장치
    US5724107A|1998-03-03|Liquid crystal display with transparent storage capacitors for holding electric charges
    US7256852B2|2007-08-14|Liquid crystal display device
    US6359665B1|2002-03-19|Switching element substrate having additional capacity and manufacturing method thereof
    US8952877B2|2015-02-10|Display device and driving method thereof
    TWI299099B|2008-07-21|Active matrix type liquid crystal display apparatus
    KR100443219B1|2004-08-04|액티브 매트릭스 장치 및 디스플레이 장치
    US7646022B2|2010-01-12|Display device
    US5028122A|1991-07-02|Liquid crystal active-matrix display device
    US5459595A|1995-10-17|Active matrix liquid crystal display
    US6252248B1|2001-06-26|Thin film transistor and display
    CN101320181B|2012-10-31|显示装置及其制造方法
    TW594330B|2004-06-21|Pixel darkening method
    KR100293806B1|2001-10-24|액정표시소자
    NL194873C|2003-05-06|Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
    US6023074A|2000-02-08|Active matrix display having storage capacitor associated with each pixel transistor
    NL1015202C2|2002-03-26|Actieve matrixvormige vloeiend-kristal displayinrichting.
    CA2135995C|2000-05-30|Tft with reduced parasitic capacitance
    TWI386707B|2013-02-21|陣列基板及具有該陣列基板之顯示裝置
    US6795142B2|2004-09-21|Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel
    US5162901A|1992-11-10|Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
    US5672888A|1997-09-30|Thin-film transistor and thin-film transistor array
    CN101364604B|2012-10-24|显示装置
    同族专利:
    公开号 | 公开日
    DE4090273C1|1996-09-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-09-07| AK| Designated states|Kind code of ref document: A1 Designated state(s): DE US |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1/49323||1989-03-01||
    JP4932389||1989-03-01||DE19904090273| DE4090273C1|1989-03-01|1990-02-21|Dünnfilmtransistor|
    [返回顶部]